眾所周知，電路由器件構成，但是器件的EMC性能往往被忽略掉。所以在設計產品電路時，考慮器件的EMC性能還是比較重要的。例如一個抗干擾能力較強的CPU芯片，由于本身就能抵抗一些來自于外界的干抗，當該器件應用在電路中時，電路就可以省去一些外圍額外的保護和濾波器件。同樣一個EMI水平較低的集成電路，當該器件應用到電路中時，也可以省去一些外圍額外的抑制和濾波器件，同時也可以省去不少設計PCB板的精力。
電路設計工程師在選擇數字器件時，通常只關注器件的功能和工作速率，以及基于廠家提供的器件內部的門延時等數據，而不太關注輸入/輸出信號真正的邊沿速率。工作速率與EMI 存在反比關系。隨著器件工作速率的加快，EMI問題也越來越突出，也就是說，低速器件的EMI情況會好于高速器件。在PCB上，電路設計工程師總是關注注入元件布局、走線、總線結構及去耦電容等重點內容，而某一數字器件采用什么封裝缺往往被設計者忽視或不予考慮；設計者經常只出于功能和價格來考慮器件，而不去控制封裝參數的要求。那為什么要關心器件的封裝呢？雖然速度在高速設計中被認為是唯一重要的參數，但實際上，器件封裝在增加或減小RF電流時起主要作用，器件封裝內獨立引線會引發一些EMC問題，最大的一點是引線的電感，它會允許一些異常操作狀態存在，包括地彈及信號噪聲驅動下的IC的引腳都可能成為一個大的輻射問題。
從EMI考慮，選擇器件時考慮以下建議將有助于減小由使用邏輯器件（尤其是數字邏輯器件）產生的RF能量。
1、選擇器件時，應選擇哪些邏輯狀態轉換時所需輸入電流更小的。這里的電流指的是在容性負載最大的情況下，器件所有引腳同時切換時的最大涌入電流，而非平均值或靜態值。
2、在滿足功能時，應盡可能選擇較慢的邏輯器件。盡管低速器件現在變得越來越難以找到，但對于一些普通邏輯功能的要求來說，不要選用NS級的器件。
3、選擇那些電源引腳和地引腳位于封裝中心且相鄰的器件
4、使用帶金屬屏蔽殼的器件，使用盡可能多的低阻抗過孔連接將金屬殼接地
5、對那些陶瓷封裝且頂部帶金屬嵌片的器件，應提供一接地散熱架。概念上，好像這應合并在一件產品中，但實現起來可能會很困難。若沒有其他可能的方法，就只能這樣做。
從MES（電磁抗擾度）(
靜電放電模擬器測試MES性能)考慮，選擇器件時考慮以下建議將有助于提高產品的抗擾度水平：
1、優先選擇抗ESD能力較高的器件
2、選擇那些電源引腳和地引腳位于封裝中心且相鄰的器件
3、對于數/模混合器件，優先選擇數字部分和模擬部分隔離較好的器件。
軟件本身不屬于EMC范疇，但它可以作為一種容錯技術在EMC中應用。它的作用主要集中體現在產品的抗擾度技術中，如通過軟件陷阱抵御因干擾造成的CPU程序“跑飛”；通過數字濾波消除信號中的噪聲以提高系統精度；通過合理的軟件時序機制，避開干擾效果的呈現等
本文由泰思特整理發布，更多
EMC測試知識盡在>>>>>>>>>
http://www.xiangshui5.com；轉載請說明，謝謝！
